Physical Cell에 대하여

Physical Cell?

Physical Cell이란 논리적 기능 없이 Physical, 즉 물리적인 기능만 존재하는 Cell을 말합니다.
논리적 기능이 없다는 것은 Netlist(설계)에는 존재하지 않는 것을 의미합니다.
또한. lib도 존재하지 않습니다.

하지만. lef는 존재합니다. lef에서는 Cell의 Physical 정보를 담고 있기 때문입니다.
(lib, lef 등 Input File에 대한 설명은 추후 다루도록 하겠습니다.)

"설계에 없는 Cell을 왜 굳이 넣어주냐?" 라는 질문을 하실 수 있는데요.
이유는 간단합니다. "공정상의  이유, 사용환경등에 따른 안정적인 동작"을 위해서 넣는다고 생각하시면 쉬울 것 같습니다.

 

 

---

EndCap

Row의 끝단에 들어가는 Cell.
WPE (Well Proximity Effect)를 방지하기 위해서 넣습니다.

 

WellTap

Latch Up의 방지를 위해 넣는 Cell. 
(**Latch Up이란 간단히 말해 순간적으로 과전류가 흘러 Gate가 파괴되는 현상을 말합니다.)

 

https://vlsimaster.com/special-cells/

그림에서 좌, 우 Row의 양단에 있는 Cell이 EndCap, Core 내부에 있는 Cell이 WellTap Cell입니다.

 

Tie Cell

Power공급 결함으로(ESD) Transistor가 손상될 수 있으므로 Cell의 PG Gate에 Power를 직접 공급하지 않고 Tie Cell을 거쳐서 공급합니다. 

Tie Cell에는 두 종류가 있습니다.
1. Tie High / 1b1 : p mos Gate에 연결 (VDD)
2. Tie Low / 1b0 : n mos Gate에 연결 (VSS)

 

Decap Cell

Chip이 갑자기 동작시 전력에 결함이 생길수 있습니다. 
회로가 전류를 소모할때 Layout의 VDD, VSS 사이에 배치하는 Cap입니다.
따라서, Chip이 동작할때 Decap에서 추가적인 전하를 제공하여 전력 결함을 방지합니다.
사용하지 않을경우에 Decap은 최대 Cap값까지 충전됩니다.

쉽게 요악하자면, Power Drop으로 인해 넣는 Cell입니다.

 

Filler Cell

Layout이 끝난 후 빈 공간을 모두 채워줍니다. 이때 Filler Cell을 사용합니다.
Filler Cell은 Well 간의 연속성을 유지시킵니다.

추가로 Decap Cell도 Filler Cell처럼 사용할 수 있습니다. 따라서 일반적으로 P&R을 할 때, Decap과 Filler를 섞어서 사용합니다.