Post Mask ECO
Engineering Change Order의 약자로, implementation의 후반 단계에서 주로 이뤄집니다. 설계의 약간의 수정 정도로 이해하면 쉬울 것 같습니다.
오늘은 Mask가 나온 후에 진행되는 Post Mask ECO에 대해 알아보겠습니다. Mask는 반도체 공정에서 각 Layer를 그리는데 쓰이는 필수 요소로, 한 번 제작된 Mask를 변경하는 것은 많은 비용과 시간이 듭니다. 따라서 이미 제작된 Mask를 수정하는 것이 Post Mask ECO라고 합니다. (또는 metal ECO라고도 합니다.)
ECO를 진행하는 이유?
1. 기능적 수정 : 새로운 기능 추가, 기존의 기능 수정
2. 버그 수정
3. 성능 개선
4. 공정 문제 해결
5. 고객사의 요구사항 등
Gate Array Cell을 이용한 ECO
PnR 이후 Chip Finish단계에서 Filler Cell을 넣게 되는데 이때, Gate Array Cell Type의 Decap을 넣습니다. pre-decap이라고 place 이전에 미리 일부를 넣기도 합니다. (로직 Cell 배치 전에 넣는다면, 좀 더 균일하게 Gate Array Decap Cell이 들어가겠죠?)
Gate Array Decap X8 Cell 한 개로 위 그림과 같이
1. Gate Array Decap X1
2. GINVD1
3. GND2D1
4. GAN4D1
5. GBUFD1
이렇게 다섯 개의 Cell이 됩니다.
다만 Gate Array Decap Cell을 지원하지 않는 DK의 경우 사용할 수 없습니다.
Spare Cell을 이용한 ECO
PnR 진행 단계에서 미리 Spare Cell을 넣습니다. 이후 ECO Point 발생 시 미리 넣어둔 Spare Cell로 ECO를 진행합니다.
**Spare Cell?
ECO를 대비해 미리 Implementation 단계에서 여분의 Cell을 넣습니다. 이때 이 Spare Cell들은 미리 netlist에 넣어서 오거나 Back-End Engineer가 Placement를 진행하며 넣기도 합니다. 이 Cell들은 In/Out은 플로팅 되어있고 VDD/VSS만 연결되어 있습니다. (마치 Physical Cell처럼) 각 그룹에는 inverter, Buffer, nand, nor, F/F 등으로 구성되어 있습니다.
수정이 필요한 Point와 Placement 된 Spare Cell의 거리가 멀거나, 분산되어 있다면 Timing Fix 혹은 Route등에 어려움이 있을 수 있습니다.
'VLSI' 카테고리의 다른 글
STA에서 GBA와 PBA (0) | 2024.10.22 |
---|---|
Floorplan (0) | 2024.09.12 |
LEF와 Tech LEF의 차이? (Cell LEF, Site, Row, Track) (0) | 2024.06.23 |
SDC (Synopsys Design Constraint) (1) | 2024.06.05 |
Back-End(P&R) Flow (0) | 2024.05.29 |