본문 바로가기
VLSI

[STA] 5. Slack, Skew, Slew, useful Skew

by 익명의레디 2025. 2. 13.
slack, skew, slew에 대한 용어 설명과 Useful Skew에 대해 설명토록 하겠습니다. 

 

 


Slack

 Require Time과 Arrival Time의 차이입니다. 

1. 계산 방법
* Setup Slack = Require Time - Arrival Time
* Hold Slack = Arrival Time - Require Time

위와 같이 계산 가능합니다. 

2.  Slack의 유형에 따른 분석
(1) + Slack : Timing Margin 존재
(2) 0 Slack : Timing Margin 없음
(3) - Slack : Timing Violation 발생

 

skew

Clock의 Arrival Time의 차이입니다. 

1. global skew
해당 Clcok의 가장 긴 Latency와 짧은 Latency의 차이

2. local skew
관련된 F/F 간의 Clock Latency 차이

 

Types Of Clock Skew ❘VLSI Concepts

위 그림을 예시로 설명드리겠습니다. 
CLK_S라는 Clock가 있습니다. Place Step까지 Clcok은 Ideal 하지만... CTS 이후에는 Clock Latency로 인해 Skew가 발생합니다.
CLK1에서 CLK2까지 Clock의 Latency 차이만큼을 Clock Skew라고 하며, FF1 FF2의 관계이므로 Local Skew라고 할 수 있겠습니다. 
위 그림대로만 본다면, CLK1 CLK4관계는 Global Skew라고 할 수 있습니다. 


 

slew 

0 > 1 ,  1 > 0으로 Data가 바뀔 때 Signal의 기울기입니다.

 

SLACK, SKEW, and SLEW in VLSI. The Three Musketeers of Timing ⏱️ ❘ by Dhruvkumar Vyas ❘ Medium

 

Useful Skew

Timing Violation 발생 시 인접 FF의 Clcok Skew Margin을 가져와 Violation Fix를 합니다.

UNDERSTANDING AND APPLYING USEFUL SKEW

 

위의 그림에서 Setup만 보았을때 FF1/FF2간의 R2R Path에서 -2ps Setup Violation이 발생하며, FF2/FF3간의 +4ps만큼의 Margin이 있습니다.

UNDERSTANDING AND APPLYING USEFUL SKEW

이때, FF2/FF3의 +4ps중 2ps만큼을 가져와 FF2 Clock을 밀어주면, 
FF1/FF2의 Setup Slack은 0이 되고 FF2/FF3의 Setup Slack은 2ps가 됩니다. 

'VLSI' 카테고리의 다른 글

[STA] 4. Timing Violation Fix (setup / hold)  (0) 2025.02.10
[STA] 3. Setup 과 Hold, Timing Violation  (0) 2025.02.06
[STA] 2. OCV와 CPPR (CRPR)  (0) 2025.02.04
[STA] 1. STA와 Timing Path  (0) 2024.11.27
STA에서 GBA와 PBA  (0) 2024.10.22