[STA] 1. STA와 Timing Path

Timing Path

auto PnR 엔지니어로 막 입사했을 때, 가장 어려웠던 부분이 STA였습니다. (사실은 지금도 어려워요)
setup/hold가 무엇인지, Timing Violation이 발생하면 어떻게 Fix 하는지 등등... 
그래서 시리즈로 STA에 대해 설명하려고 합니다. 

그중 오늘은 첫 번째 게시글로, STA를 할 때 Path에 대해 알아보겠습니다.

글을 시작하기 전 이전에 작성한 GBA & PBA에 대해 먼저 읽고 오시면 이해에 도움이 될 것입니다.

https://vlsiatelier.tistory.com/entry/STA에서-GBA와-PBA

STA에서 GBA와 PBA

---

STA?

Static Timing Analysis의 약자로, 가장 Worst 한 경우를 가정하여 Path의 Delay를 계산합니다. 
이 때, Design을 Path 단위로 분리하여 Delay를 계산합니다. 

 

Data Path Type

1. I2O
input port - output port 까지의 Path

2. I2R
input port - reg 까지의 Path

3.R2R
reg - reg 까지의 Path

4. R2O
reg - output port 까지의 Path

 

Timing Path

1. Start Point
- FF의 Clock Pin
- input port

2. End Point
- FF의 Clock Pin을 제외한 Input Pin(아래 그림에서는 D)
- output port

 

summary

위에서 설명한 내용을 그림으로 표현하면 아래와 같습니다.
초록 - Start Point
주황 - End Point

1. I2O 

2. I2R

3. R2R

4. R2O